1. 前言

Mole定律作為電子制作產(chǎn)業(yè)鏈的金科玉律，一直矗立于科學(xué)技術(shù)進(jìn)展的最前沿，給整個兒電子制作產(chǎn)業(yè)鏈指清楚十分清楚的趨勢，可以說厚澤萬物。但近些年，因為IC制作過程中運用的光刻技（Photolithography）相對于Mole定律顯得相對落后，IC業(yè)界給與厚望的EUV(Extreme UltraViolet)光刻設(shè)施也在緊鑼密鼓的開發(fā)中，技術(shù)成熟度尚達(dá)不到量產(chǎn)的水準(zhǔn)，要得IC制導(dǎo)致本在晶圓節(jié)點（Wafer Node）不斷由大變小的事情狀況下，成本閃現(xiàn)指數(shù)提高；另一方面，2017年，水果A11/A10X、高通驍龍835、三星Exynos 8895、華為Kirin970和聯(lián)發(fā)科Helio X30蓄勢待發(fā)，晶圓節(jié)點已經(jīng)進(jìn)展到10nm量產(chǎn)的階段，已經(jīng)十分靠近FinFET制程的物理極限5nm，也即即使EUV光刻設(shè)施可以量產(chǎn)運用，也沒有辦法變更Mole定律將要失去生命的發(fā)展方向。那接下來電子制作行業(yè)該何去何從？業(yè)界和教育界也給出了比Mole定律更為多元化的解答：more moore（深度Mole，IC制作角度的Mole定律）和more than moore（逾越Mole，IC封裝角度的Mole定律），見圖1：

圖 1 后Mole定律時期Roadmap

何謂深度Mole（more moore，IC制作角度的Mole定律），是延長下去CMOS（FinFET）的群體思考的線索，在部件結(jié)構(gòu)、溝道材料、連署導(dǎo)線、高媒介金屬柵、架構(gòu)系統(tǒng)、制作工藝等等方面施行創(chuàng)新開發(fā)，沿著Mole定律一路scaling（每兩到三年左右，結(jié)晶體管的數(shù)量翻倍），見圖2 Logic IC的roadmap：

圖 2 Wafer Node Roadmap

到現(xiàn)在為止深度Mole普通適合使用于數(shù)碼電路，如智強手機中的處置器（AP）和基帶芯片（Base Band），均歸屬SoC的范疇。面前我們也提到，因為FinFET的物理極限是5nm，那末進(jìn)展到5nm后怎么樣接著呢？那就務(wù)必突破FinFET的結(jié)構(gòu)和材料限止，研發(fā)和研討新的Transistor（switch）方式，如Tunneling FET（TFET）、Quantum Cellular Automata (QCA) 、SpinFET等，也即圖1中所說的的Beyond CMOS。

何謂逾越Mole（more than moore，IC封裝角度的Mole定律），主要偏重于功能的多樣化，是由應(yīng)用需要驅(qū)動的。之前集成電路產(chǎn)業(yè)一直延長下去Mole定律而飛速進(jìn)展，滿意了同一段時間許多人對計算、儲存的迫切地盼望與需要。但芯片系統(tǒng)性能的提高不再靠天真的暴力結(jié)晶體管scaling，而是更多地有賴電路預(yù)設(shè)以及系統(tǒng)算法優(yōu)化，同時集成度的增長不盡然要靠暴力地把更多板塊放到同一塊芯片上，而是可以靠封裝技術(shù)來成功實現(xiàn)集成。摹擬/射頻/混合信號板塊等不必最先進(jìn)工藝的板塊可以用較成熟且價格低廉的工藝成功實現(xiàn)（譬如為摹擬射頻工程師所喜聞樂見的65nm），而數(shù)碼板塊則可以由先進(jìn)工藝成功實現(xiàn)，不一樣板塊可以用封裝技術(shù)集成在同一封裝中，而板塊間的通訊則運用高速接口。這種集成形式即異質(zhì)集成(heterogeneous integration)，是到現(xiàn)在為止在工業(yè)界和教育界都十分火的SiP，不惟可以降低成本，并且可以更加集成化，見圖3（b）。智強手機中的射頻前端板塊、WiFi板塊、藍(lán)牙板塊和NFC板塊等摹擬電路均適合使用于逾越Mole的情形。

回頭再看Mole定律的兩個方向，不過就是SoC和SiP的差別，一個是IC預(yù)設(shè)角度,一個是IC封裝角度，見圖3，也可是數(shù)碼電路與摹擬電路的差別。這么，再去了解SoC和SiP何其簡單。

圖 3 SoC與SiP

那我們再把眼看東西假想線從理論預(yù)先推測轉(zhuǎn)向?qū)嶋H應(yīng)用，作為消費電子時期的弄潮兒水果企業(yè)天然是大家商議技術(shù)走向的焦點。隨著水果企業(yè)宣布iPhone 10周年的靠近，記念版iPhone的消息兒更是絡(luò)繹不絕，讓人目沒時間接，其最新技術(shù)走向更是值當(dāng)大家剖析懸揣。

首先就是2016年九月iPhone 7的A10 Fusion第一次認(rèn)為合適而使用TSMC 16nm 的InFoWLP封裝技術(shù)，絕對代替了過去的FCCSP的封裝技術(shù)，而說話時的這一年九月將要宣布的記念版iPhone A11將認(rèn)為合適而使用TSMC 10nm的InFoWLP封裝技術(shù)，而與之對應(yīng)的主板則會革命性地將載板的精密細(xì)致線路制作技術(shù)MSAP導(dǎo)入PCB行業(yè)，從新定義了電子制作產(chǎn)業(yè)鏈，因為原來的IC制作（TSMC）?IC封裝（ASE）+IC載板?SMT（Foxconn）+PCB制作流程改為IC制作（TSMC）? SMT（Foxconn）+PCB，也即把IC封裝融入IC制作，PCB直接接替IC載板。那我們不難發(fā)覺，這種是基于深度Mole因為AP 升班（16nm至10nm）而帶來的革命性變更。

其次是水果Apple Watch的宣布，其最具獨特的風(fēng)格的就是S1芯片（見圖4）的封裝技術(shù)，即SiP封裝技術(shù)（System in Package），不惟把AP應(yīng)用法置器（已經(jīng)集成了SRAM內(nèi)存）、NAND閃存、各種傳感器、特別用場芯片、IO及功耗管理IC封裝到達(dá)一塊兒，并且還把其它不主動原件均集成在一塊載板上，在這處其主板客串了兩個角色：IC載板和PCB主板，其整個兒電子制作產(chǎn)業(yè)鏈也由傳統(tǒng)的IC制作（TSMC）IC封裝（ASE）+IC載板SMT（Foxconn）+PCB縮減為IC制作（TSMC）IC封裝（ASE）+IC載板，也即把SMT流程所有整合入IC封裝，并認(rèn)為合適而使用IC載板接替PCB主板。從這個時候起我們也不不好看出，這種就是基于逾越Mole因為封裝技術(shù)的鼎新而帶來的革命性整合。

圖 4 Apple Watch S1

從以上水果企業(yè)最新的技術(shù)應(yīng)用剖析，我們可以看出，水果、臺積電、日子色和富士康四親昆季作別代表著IC預(yù)設(shè)、IC制作、IC封裝和SMT四個領(lǐng)域正忠實地沿著深度Mole和逾越Mole的路線前行，引領(lǐng)者整個兒電子制作行業(yè)的進(jìn)展與變法，同時也潛移默化地影響著PCB制作者和IC載板制作者。作為PCB制作的在業(yè)者，更需求擦亮眼球，做到envision it，enable it，只有這么能力永葆。下邊我將從IC封裝和IC載板技術(shù)方面談起，更周密地紹介Fan-Out WLP、SLP和SiP，為PCB產(chǎn)業(yè)后續(xù)進(jìn)展和遠(yuǎn)景計劃供給提議。

2. IC封裝技術(shù)進(jìn)展發(fā)展方向（含IC載板、Fan-Out WLP、SLP和SiP）

電子制作產(chǎn)業(yè)鏈里面含有前端的高端電子產(chǎn)業(yè)鏈（IC預(yù)設(shè)、IC制作和IC封裝）和后端的SMT貼件及組裝，所以IC封裝技術(shù)歸屬高端電子制作領(lǐng)域非常關(guān)緊的一環(huán)，其技術(shù)進(jìn)展發(fā)展方向一樣受Mole定律的影響，當(dāng)然現(xiàn)階段一樣受困于Mole定律的限制性影響。隨著高速數(shù)值傳道輸送的需要及無線技術(shù)的飛速進(jìn)展，沿著深度Mole的方向，芯片尺寸不斷由大變小，I/O數(shù)不斷增加，傳統(tǒng)的IC封裝正漸漸由Lead frame、Wire Bonding轉(zhuǎn)向Flip Chip，見圖5，因此防止互聯(lián)通道過長對數(shù)值傳道輸送通道導(dǎo)致的信號虧損；當(dāng)IC制作遭受好些個限止因素，Mole定律漸漸趨緩時，許多人只得開辟逾越Mole的進(jìn)展道路，從起初的單個IC對應(yīng)單個載板的封裝走向多個IC對應(yīng)單個載板的SiP封裝（2D、2.5D、3D封裝）。

圖 5 封裝技術(shù)進(jìn)展Timeline

為了更周密的理解IC封裝技術(shù)及其所里面含有的IC載板技術(shù)，我們需求將視角由Mole定律轉(zhuǎn)向IC實際應(yīng)用。縱觀ICT時期，電子制作技術(shù)的主要驅(qū)動出處于兩個方面：第1，以智強手機為中心的消費電子，第二，以大數(shù)值云計算為中心的高性能計算機，不一樣的應(yīng)用對應(yīng)不一樣的IC封裝和IC載板，見圖6：

圖 6 IC封裝應(yīng)用及衍變發(fā)展方向

從圖中我們也可看出，主流IC封裝主要涵蓋3個大類：傳統(tǒng)BGA/CSP封裝、WLP封裝和SiP，所以我將從以下三大類封裝論述IC載板、SLP、FoWLP及SiP的差別。

2.1 傳統(tǒng)BGA/CSP封裝及IC載板

意義廣泛上的封裝涵蓋兩局部，一級封裝IC載板和二級封裝PCB（SMT），我們所說傳統(tǒng)的BGA/CSP封裝即為一級封裝，即把裸芯片經(jīng)過wire bonding或是flip chip的形式與IC載板施行互聯(lián)而后塑封即完成了封裝，見圖7：

圖 7 封裝等級

因為一級封裝時，IC裸芯片與IC載板互聯(lián)時普通認(rèn)為合適而使用高熔點的鉛錫合金，熔點在300度以上，凌駕二級封裝SMT燒焊溫度260度40多度，所以對IC載板的耐熱性及CTE（α2 X、Y CTE 5-7ppm/℃）要求極高，這就是IC載板運用的板材務(wù)必為高剛性低CTE 變態(tài)板材或FR5板材的端由，也是IC載板差別于PCB（α2 X、Y CTE 15ppm/℃）的第1大獨特的地方。

2.1.1 IC載板的類型

應(yīng)用于智強手機的消費電子IC封裝主要思索問題便攜性、低成本等因素，普通認(rèn)為合適而使用CSP封裝，封裝尺寸較小，而應(yīng)用于高性能計算機的IC封裝，主要思索問題性能，普通認(rèn)為合適而使用較為大型的、I/O數(shù)太多的BGA封裝。到現(xiàn)在為止主流的IC載板類型見表格1：

2.1.2 IC載板精密細(xì)致線路加工技術(shù)

隨著IC預(yù)設(shè)節(jié)點的不斷由大變小，IC尺寸也不斷由大變小，因此造成了IC封裝時的Bump pitch也漸漸由大變小，從下圖可以看出，當(dāng)IC Bump Pitch在150um以下時，常理的tenting酸蝕流程加工已經(jīng)沒有辦法滿意IC載板的精密細(xì)致線路加工要求，務(wù)必認(rèn)為合適而使用MSAP、SAP或是大致相似流程。這是IC載板差別于PCB的第二大獨特的地方。

圖 8 IC載板精密細(xì)致線路加工技術(shù)

2.2 WLP及SLP

晶圓級封裝(WLP，Wafer Level Package) 的普通定義為直接在晶圓向上行大部分?jǐn)?shù)或是所有的封裝測試手續(xù)，在這以后再施行割切(singulation)制成單顆組件。而從新分配(redistribution layer, RDL)與凸塊(bump)技術(shù)為其I/O布線的普通挑選，因此脫離了對IC載板的倚賴，封裝成本大大減低。WLP封裝具備較小封裝尺寸(CSP)，但同時，因為凸塊所有位于芯片下方，I/O數(shù)遭受大大限止，所以，WLP封裝普通又叫作為WLCSP或是Fan-In WLP，到現(xiàn)在為止多用于低腳數(shù)消費性IC的封裝應(yīng)用。

隨同IC芯片I/O數(shù)量增加,對錫球間距(Ball Pitch)的要求更加嚴(yán)明, 到現(xiàn)在為止Ball Pitch已經(jīng)進(jìn)展至0.35mm，假如連續(xù)不斷減低，將會導(dǎo)致下游PCB制導(dǎo)致本大大增加，于是Fan-Out WLP應(yīng)運而生，見圖9：所說的Fan-Out，即I/O bump可以經(jīng)過RDL層擴展至IC芯片周邊，在滿意I/O倍增大的前提下又不至于使Ball Pitch過于由大變小因此影響PCB加工，見圖10。

圖 9 Fan-In and Fan-Out

圖 10 Fan-Out WLP

當(dāng)然，F(xiàn)an-Out WLP除開滿意不斷增加的I/O數(shù)的需要外，最大的獨特的地方就是其認(rèn)為合適而使用RDL層布線接替了傳統(tǒng)IC封裝所需的IC載板，因此大大減低了群體封裝厚度，這一點兒莫大地適合了消費類電子特別是智強手機對厚度的極度要求過嚴(yán)。基于此點，傳統(tǒng)的FC-CSP和FC-BGA封裝也漸漸向Fan-Out WLP過渡，當(dāng)然也可了解為Fan-Out WLP是Fan-In WLP和FC載板封裝的技術(shù)合成一體，見圖11。可見Fan-Out WLP進(jìn)展前面的景物非同普通。

圖 11 Fan-Out WLP進(jìn)展發(fā)展方向

隨同F(xiàn)an-Out WLP技術(shù)興起，相組成一套的PCB因為運用了IC載板的精密細(xì)致線路加工技術(shù)MSAP，其加工困難程度卻又遠(yuǎn)高于常理HDI。額外，因為IC芯片認(rèn)為合適而使用Fan-Out WLP后，已經(jīng)不再是裸芯片（IC載板是裸芯片封裝，這也是IC載板差別于PCB的第三大獨特的地方），所以與之組成一套的PCB并不可以稱為載板，依據(jù)到現(xiàn)在為止水果電子產(chǎn)業(yè)鏈的業(yè)內(nèi)之人所述，把認(rèn)為合適而使用Fan-Out WLP封裝和認(rèn)為合適而使用MSAP工藝加工的PCB稱為類載板PCB（SLP，Substrate-like PCB）。Apple 2016年宣布的iPhone7的A10 Fusion已經(jīng)認(rèn)為合適而使用TSMC InFoWLP工藝，但PCB還是認(rèn)為合適而使用酸蝕流程，據(jù)獲悉，2017的A11芯片也將延長下去TSMC InFoWLP工藝，況且已經(jīng)確認(rèn)PCB認(rèn)為合適而使用MSAP流程，所以，類載板PCB的定義和技術(shù)指標(biāo)也變得更加具體，見表格2：

2.3 SiP

依據(jù)國際半導(dǎo)體路線團(tuán)體(ITRS)的定義，SiP是從封裝的角度動身,對不一樣芯片施行并排或疊加的封裝形式，將多個具備不一樣功能的有源電子元件與可選無源部件,以及諸如MEMS還是光學(xué)部件等其它部件優(yōu)先組裝到一塊兒,成功實現(xiàn)一定功能的單個標(biāo)準(zhǔn)封裝件,形成一個系統(tǒng)還是子系統(tǒng)。

SiP可相當(dāng)于一系統(tǒng)載板的有關(guān)功能芯片、電路的全體,而根據(jù)不一樣的功能芯片施行系統(tǒng)封裝,可以采簡單的Side by Side的MCM(Multi-chip Module)技術(shù)（2D Package）,也可利用相對更復(fù)雜的多芯片封裝MCP(Multi-chip Package)技術(shù)、芯片堆疊(Stack Die)等不一樣困難程度與制造形式施行系統(tǒng)組構(gòu)（2.5D和3D Package）。也就是說,在純一個封裝體內(nèi)不但可使用多個芯片施行系統(tǒng)功能構(gòu)造,甚至于還可將里面含有前述不一樣類型部件、不主動元件、電路芯片、功能模組封裝施行堆疊,透過內(nèi)里串線或是更復(fù)雜的3D IC技術(shù)整合, 構(gòu)建成更為復(fù)雜的、完整的SiP系統(tǒng)功能。常見的SiP封裝式樣見表格3：

從上表可以看出，SiP 載結(jié)實際上就是IC載板的一種，其技術(shù)和規(guī)格和傳統(tǒng)BGA/CSP封裝相兒同。面前我們提到的Apple Watch S1芯片認(rèn)為合適而使用SiP封裝，實際上是一種比較特別的IC載板，既可稱作IC載板也可稱作PCB主板。

3. 未來電子制作技術(shù)的進(jìn)展發(fā)展方向及電子制作產(chǎn)業(yè)鏈整合

在后Mole定律時期，正如前言所述，整個兒電子產(chǎn)業(yè)鏈正沿著深度Mole和逾越Mole兩條道路前行，也潛移默化的整合著整個兒電子制作產(chǎn)業(yè)鏈的布局。

3.1從深度Mole角度看，F(xiàn)an-Out WLP將延長下去封測領(lǐng)域的“先進(jìn)制程”，晶圓廠搶食封裝廠訂單

隨著晶圓廠在先進(jìn)制程上的發(fā)展，不斷滿意Mole定律的要求，每一顆晶圓的尺寸在不斷由大變小。不過，同制作技術(shù)不一樣，后道封測并不絕對遵照Mole定律的進(jìn)展，換句話說，直接在晶圓上的植球尺寸，不會滿意同比例由大變小的技術(shù)演變進(jìn)化。對于封測廠商來說，隨著I/O口的增多和晶圓尺寸的由大變小，怎么樣再滿意封裝管腳的引出是一大挑戰(zhàn)。而對于晶圓廠來說這確是一個機會。說話時的這一年九月將要宣布的記念版iPhone A11將認(rèn)為合適而使用TSMC 10nm的InFoWLP封裝技術(shù)，而與之對應(yīng)的主板則會革命性地將載板的精密細(xì)致線路制作技術(shù)MSAP導(dǎo)入PCB行業(yè)，從新定義了電子制作產(chǎn)業(yè)鏈，因為原來的IC制作（TSMC）?IC封裝（ASE）+IC載板?SMT（Foxconn）+PCB的制作流程改為IC制作（TSMC）? SMT（Foxconn）+PCB，也即把IC封裝融入IC制作，PCB直接接替IC載板。見圖12：

圖 12 電子制作產(chǎn)業(yè)鏈整合發(fā)展方向1

這么，以前一度由封裝廠主導(dǎo)和掌控的IC封裝市場漸漸被IC制作公司晶圓廠吞食。各大晶圓廠如三星和Intel也在積極布局大致相似于InFoWLP的高端封裝技術(shù)，漸漸強力奪原有IC封裝廠的市場訂單。

3.2從逾越Mole角度看，SiP將重構(gòu)封測廠的地位和角色，向方案解決商轉(zhuǎn)變

Apple Watch S1芯片的SiP封裝，其整個兒電子制作產(chǎn)業(yè)鏈也由傳統(tǒng)的IC制作（TSMC）?IC封裝（ASE）+IC載板?SMT（Foxconn）+PCB縮減為IC制作（TSMC）?IC封裝（ASE）+IC載板，也即把SMT流程所有整合入IC封裝，見圖13：

圖 13 電子制作產(chǎn)業(yè)鏈整合發(fā)展方向2

這么，封裝廠需求供給：從芯片封裝到系統(tǒng)集成的群體解決方案；具有系統(tǒng)預(yù)設(shè)和測試有經(jīng)驗；除開傳統(tǒng)芯片封裝以外，EMI防備保護(hù)，3D/鑲嵌式封裝結(jié)構(gòu)，鑲嵌式接收天線等高集成度方案的know how，都將由封裝廠來掌握。進(jìn)一步而言，封裝廠將從天真地為某一家IC預(yù)設(shè)公司供給芯片封裝方案，轉(zhuǎn)成為為下游的整機商供給完整的系統(tǒng)解決方案。

3.3 PLP（Panel Level Package）將會對原有電子制作產(chǎn)業(yè)鏈做最深刻的整合

隨著SiP封裝技術(shù)的不斷進(jìn)展，越來越多的元部件被埋入IC載板，原來的埋入不主動元件已經(jīng)司馬見慣，埋入主動元件如IC等正風(fēng)起云涌，以進(jìn)一步提高集成度，見圖14。

圖 14 PLP

同時，隨著IC制作領(lǐng)域的光刻對位技術(shù)的逐層提高，晶圓尺寸漸漸由200mm、300mm向450mm、500mm的大拼板方向提高，所以越來越多的科學(xué)技術(shù)辦公者覺得，假如直接將IC等主動元件和其它不主動元件在PCB 大拼板加工過程中直接埋入，那將大大縮減整個兒電子制作產(chǎn)業(yè)鏈，見圖15。

圖 15 電子制作產(chǎn)業(yè)鏈整合發(fā)展方向3

到現(xiàn)在為止已有多個電子行業(yè)在業(yè)單位研發(fā)出相應(yīng)的PLP產(chǎn)品，有PCB廠家AT&S的ECP（Embedded Components Packaging），有IC載板廠家ASE的a-EASI（advanced-Embedded Assembly Solution Integration），也有IC載板廠家Kinsus的EAS（Embedded Actives Substrate）。